本项目的CPU是基于LoongArch指令集的子集（共37条指令）设计的，设计要求来自HITSZ2025夏季学期《计算机设计与实践》指导书。设计的单周期CPU数据通路表和控制信号表，数据通路图也放入了仓库，仅供参考。可以在excel表中查看实现的指令
本仓库只存有vivado工程中的设计模块文件和头文件
预期设计由单周期CPU-->流水线CPU
2025/7/16 单周期cpu通过远程平台trace测试
2025/7/18 修改了trace测试里未测试的bl指令，增添了RF内指定写回寄存器r1的部分
2025/8/10 上传了流水线代码。流水线在设计时将CPU内各模块做了调整，详情见报告和流水线数据通路图。此流水线CPU在设计上可能有些许别扭不佳的地方，贴出代码仅以供参考。
PS:CPU下板时一定要修改掉vivado提示的critical warning!!!