Skip to content

Latest commit

 

History

History
71 lines (59 loc) · 1.96 KB

README.md

File metadata and controls

71 lines (59 loc) · 1.96 KB
Raw

Aquitectura de Computadoras-Projects

  • Version 1.1

2018-2019

Aplicacion

  • ALU
  • UART
  • BIPS
  • MIPS

Getting Started

Estas instrucciones seran para que usted copie el proyecto y lo corra en su maquina local para propositos de desarrollo y testing .

MIPS final

Este trabajo fue presentado al Profesor Pereyra, reemplazate de Rodriguez en Arquitectura de computadoras

MIPS schematic.

SPI interface schematic.

Prerequisitos

  • Vivado-2018.3+
  • Python3
    • pyserial
    • tkinter
    • pysimplegui

Funcionamiento

En vivado Cargar:

1 En mips_final/src Cargar contenido carpeta mips , spi
2 En mips_final/src Cargar Debugger_interface.v de ./debugger_unit/ 3 En mips_final/src Cargar MicroBlaze, archivo ´ /microblaze/design_1/design_1.bd´ 4 Generar Binario, Exportar Harware File->Export->Export Hardware. marcar include bitstream 5 Lanzar SDK

En SDK

1 Crear App nueva usando microblaze 2 Copiar archivos de mips_final/src/debugger_unit/firmware/ 3 Compilar y Run as debug

Interfaz Grafica

1 Ejecutar ./mips_final/client/gui/client-gui 2 Binpath /mips_final/client/bin 3 Serial 115200 Bd

Compilar Programa

1 /mips_final/compiler.py file 2 Write program en interfaz grafica /mips_final/out.bin

Reset

1 MIPS reset sw[1] en mips_final/src/Top_rtl.v 2 MicroBlaze reset sw[0] en mips_final/src/Top_rtl.v

Built With

  • Vivado-2018.3+
  • SDK-2018.3+

Authors

  • Martin Barrera - Initial work - iotincho
  • Sergio Sulca - Initial work - ssulca

License

GNU General Public License v3.0

Notes

exportar Block Desing here